超聲波流量計(jì) 超聲波換能器性能開發(fā)及設(shè)計(jì)與實(shí)現(xiàn)三十九

FPGA采用采用主qg(Master Serial)、從串(Slave Serial)、從并(Slave Parallel)、主并

(Master Parallel)、JTAG等方式進(jìn)行配置，（超聲波流量計(jì)）具體配置模式可以通過設(shè)置FPGA的M2、M1、M0引腳的電平。Spartan．II器件支持以上四種掃描模式，用于配置的共有兩類管腳：只執(zhí)行相關(guān)特定配置功能的專用引腳和非專用引腳。給專用引腳在啟動(dòng)操作后可以作為通用的I／o。專用管腳包括模式管腳M2、M1、M0、配置時(shí)鐘管腳CCLK、PROGRAM管腳、DONE管腳和邊界掃描管腳TDI、TDO、TMS、TCK。本系統(tǒng)設(shè)計(jì)采用的是JTAG和主串配置模式配置I冽。當(dāng)系統(tǒng)調(diào)試時(shí)采用JTAG配置模式，系統(tǒng)調(diào)試完畢應(yīng)用時(shí)采用主串行配置模式時(shí)，采用的外部配置存儲(chǔ)器芯片是XCF01S。

4．2．4 FPGA控制模塊設(shè)計(jì)

超聲波換能器性能檢測系統(tǒng)設(shè)計(jì)充分利用了PC機(jī)的強(qiáng)大計(jì)算和處理功能，信號數(shù)據(jù)的分析和處理由上位機(jī)應(yīng)用軟件來完成，因此FPGA作為主控制器主要用來控制系統(tǒng)各部分協(xié)調(diào)工作和實(shí)現(xiàn)數(shù)據(jù)預(yù)處理。如圖4．4所示，主要的控制邏輯為以下幾個(gè)模塊：時(shí)鐘模塊、AD控制模塊，SRAM緩存控制模塊，USB2．0接口芯片控制模塊和數(shù)據(jù)預(yù)處理模塊。

超聲波流量計(jì)