多普勒超聲波流量計的探討  七十二

(2) 多普勒超聲波流量計Verilog硬件描述語言介紹

在硬件描述語言方面，目前最主要的硬件描述語言是VHDL和VerilogHDL。VHDL發展的較早，語言嚴格；而Verilog HDL是在C語言的基礎上發展起來的一種硬件描述語言，語法自由。VerilogHDL和VHDL比較，它們主要有以下幾點不同：

1從推出過程來看，VHDL偏重于標準化的考慮，它是針對各個電子部件供應商具有統一數據交換格式的要求而考慮的；而Verilog HDL與EDA工具的結合更為緊密，是一個針對EDA工具開發的HDL語言；

2與VHDL相比，VerilogHDL的編程風格更加簡潔明了、高效便捷。如果單純從描述結構上考察，兩者的代碼量之比為3：1；

3目前市場上所有EDA／ESDA工具都同時支持這兩種語言，而在ASIC設計領域，VerilogHDL占有明顯的優勢。因此，根據兩種語言的不同特點，結合本人知識水平，在本設計中采用了VerilogHDL硬件設計語言。

4．2．3 CPLD程序流程與時序仿真波形

CPLD最主要的任務是對系統的全局時序控制，為各個功能模塊提供相應的控制信號以確保整個系統工作的協調完整性。

超聲波流量計