超聲波流量計關于時差法的探討 二十六

左側是乘積項陣列，實際就是一個與或陣列，每一個交叉點都是一個可編程熔絲，如果導通就是實現“與”邏輯。后面的乘積項選擇矩陣是一個“或”陣列。兩者一起完成組合邏輯。圖右側是一個可編程D觸發器，它的時鐘，清零輸入都可以編程選擇，可以使用專用的全局清零和全局時鐘，也可以使用內部邏輯(乘積項陣列)產生的時鐘和清零。如果不需要觸發器，也可以將此觸發器旁路，信號直接輸給PIA或輸出到I／0腳。

4．1．2基于查找表(Look．Up．Table)的PLD原理與結構

查找表(Look～Up—Table)簡稱為LUT，LUT本質上就是一個RAM目前FPGA中多使用4輸入的LUT，所以每一個LUT可以看成一個有4位地址線的16xl的RAM。當用戶通過原理圖或HDL語言描述了一個邏輯電路以后，PLD／FPGA開發軟件會自動計算邏輯電路的所有可能的結果，并把結果事先寫入RAM，這樣，每輸入一個信號進行邏輯運算就等于輸入一。個地址進行查表，找出地址對應的內容，然后輸出即可。

4．1．3 Xilinx Spartan-ll芯片的內部結構

Spartan—II主要包括CLBs，i／o塊，RAM塊和可編程連線，延遲鎖相環DLL。

在Spartan-II中，一個CLB包括2個S1ices，每個slices包括兩個LUT，兩個觸發器和相關邏輯。S1ices可以看成是Spartan--II實現邏輯的最基本結構。

詳情請瀏覽公司網站的產品中心 http://www.m.jxper05.cn/  超聲波流量計