超聲波流量計關于時差法的探討 三十三

Verilog—HDL語言中有兩類數據類型：線型數據類型和寄存器型數據類型。線型表示構件問的物理連線，而寄存器型表示抽象的數據存儲元件。

能夠描述層次設計，可使用模塊實例結構描述任何層次。

設計的規�？梢允侨我獾�，語言不對設計的規模施加任何限制。

Verilog—HDL語言不再是某些公司的專有語言，而是IEEE標準。

人和機器都可以閱讀Verilog—HDL語言，因此它可以作為EDA工具和設計者之間交互的語言。

設計能夠在多個層次上加以描述，從開關級、門級、寄存器傳送級(RTL)到算法級，包括進程和隊列級。

能夠使用內置開關級原語在開關級對設計完整建模。

同一語言可以用于，生成模擬激威和指定測試的驗證約束條件，如指定輸入值。

Verilog-HDL語言能夠監控模擬驗證的執行，模擬驗證執行過程中設計的值也能夠與期望值比較，在不匹配的情況下，打印報告消息。

在行為級描述中，Verilog—HDL語言不僅能夠在RTL級上進行設計描述。

能夠使用門和模塊實例化語句在結構級進行結構描述。

Verilog—HDL語言還具有內置邏輯函數，如按位與和按位或。

對高級編程語言結構，如條件語句、情況語句和循環語句，語奇中都可以使用。

可以顯式地對并發和定時進行建模。

提供強有力的文件讀寫能力。

語言在特定情況下是非確定性的，即在不同的模擬器上模型可以產生不同的結果。

詳情請瀏覽公司網站的產品中心 http://www.m.jxper05.cn/  超聲波流量計