超聲波氣體流量計研發探討 七十三

4．2．3 VHDL語言簡介

本系統中FPGA設計中采用的設計輸入方法為文本編輯輸入法，使用的硬件描述語言為VHDL語言。VHDL是Very Hi曲Speed Integrated Circuit HardwareDescription LaIlguage的縮寫，譯為“甚高速集成電路硬件描述語言”。最初由美國國防部制定，以作為各合同商之間提交復雜電路設計文檔的一種標準方案。

VHDL已廣泛用于電路設計的文檔記錄、設計描述的邏輯綜合及電路仿真等方面。VHDL語言具有對邏輯電路或系統行為進行描述的能力，為設計大規模復雜數字系統或單片系統提供了重要保證。VHDL支持自上而下的設計思想，可以把一個大型設計分解為若干易于實現的予模塊。VHDL支持設計的再利用，使得大型設計可以由多人或多個開發組共同工作來完成。目前，VHDL已成為電子工程領域標準的硬件描述語言，得到眾多EDA公司的支持。

超聲波流量計