多聲道氣體超聲波流量計信號處理探討 五十一

4．3．2計數(shù)器模塊

本設計中的計數(shù)器模塊采用Veri log HDL語言進行設計，設計的計數(shù)器計數(shù)頻率為200MHz，該頻率由PLL提供，計數(shù)器的位數(shù)為24位，計數(shù)的結果送給24位的移位寄存器，在由移位寄存器傳輸給單片機。下面給出由Verilog HDL語言實現(xiàn)的計數(shù)器的源代碼。

Clk信號是來自FPGA的外部有源晶振50MHz的時鐘信號，周期為20ns，計數(shù)器工作的時鐘頻率為經過PLL倍頻后產生的200MHz的信號，周期為5ns，Reset信號為來自單片機的復位信號，每次重新計數(shù)時使計數(shù)器復位清零，為下一次計數(shù)做準備。Enable為計數(shù)允許信號，即計數(shù)開始信號。Cnt end信號是計時結束信號，來自電壓比較器，當接收到的超聲波信號電壓大于電壓比較器設置的基準電壓是，電壓比較器會產生電壓比較脈沖，即計時結束信號。Cont為24位的計時結果數(shù)據(jù)，計時結束后，計數(shù)器把計時結果數(shù)據(jù)傳遞給數(shù)據(jù)輸出模塊，在有數(shù)據(jù)輸出模塊傳輸給單片機。

超聲波流量計